

Title	AXI External SRAM Controller Design Note
Project	None
Description	AXI External SRAM Controller Design Note
Author	holelee
Date	2/Jun/2005

(*) AXI External SRAM Controller 설계 이유


AXI BUS용 External SRAM Controller가 필요하다. 사실 보통의 External SRAM Controller는 칩 내부의 BUS clock에 비해 매우 느리게 동작하기 때문에 AXI Interface를 가져야할 필요는 없다. 이미 팀에서 가지고 있는 AHB BUS를 사용하는 External SRAM Controller를 AXI BUS에 붙이기 위해서는 AXI2AHB Bridge를 사용하면 된다. 문제는 AXI2AHB Bridge의 설계가 그렇게 쉽지 않다는 점이다.

AXI2AHB Bridge 설계에 있어서 어려운 것은 AXI Interface는 AHB와 달리 WSTRB 신호를 가지고 있기 때문이다. AXI interface로 들어오는 write request를 AHB BUS에 맞추어 변환할 때 WDATA와 같이 들어오는 WSTRB 신호를 모두 monitoring해야 한다. WSTRB 신호가 모두 1이거나 transfer size에 맞추어 변경될 때는 별 문제가 없지만 특정 burst beat에서 예상된 값과 다르게 들어오게 된다면, 그에 따라서 AHB burst가 stop되고, 여러개의 Byte/Halfword transfer로 분할하여 전송해야 한다. 일반적으로 이러한 일이 일어날 가능성이 매우 작지만, AXI spec에서는 허용하게 되어 있으므로 이를 준수하여 AXI2AHB Bridge를 설계하는 것은 쉬운 일이 아니다. Read request의 처리에는 큰 문제가 생기지 않는다.


AXI2AHB Bridge를 사용하지 않고 External SRAM에 접근하기 위해서 별도의 AXI External SRAM Controller를 설계하게 되었다. 기존에 AHB BUS를 사용하는 External SRAM Controller가 존재하므로 그것을 변형하여 만들기로 한다.

(*) 기존의 External SRAM Controller

팀에서 사용중인 External SRAM Controller는 아래 그림과 같은 구조로 되어 있다. 크게 AHB Bus와 연결을 위한 AHB_interface와 APB Bus를 통해 Register setting을 할 수 있는 SMC_REG, 실제 SRAM의 timing에 따라 읽고 쓰기를 수행하는 SRAM_CTRL로 구성되어 있다. 이중에 AHB_interface를 AXI interface를 가지도록 변경하면 되는데, AHB_interface와 나머지 block의 연결에 사용되는 신호는 ADDR, WDATA, WRITE, READ, TRANS_SIZE, BANK_SEL, SRAM_START, READY, RDATA 등이다. TRANS_SIZE는 현재 전송되는 burst의 HSIZE를 의미하는데 AXI에서도 Size 정보가 있으므로 그것을 이용하여 출력하면 된다. BANK_SEL 신호는 여러개의 SRAM bank중에 하나만 activate하기 위해서 사용되는 신호로, AHB_interface block은 여러개의 HSEL 신호를 받고 그것을 이용하여 BANK_SEL 신호를 생성해 주게 된다. 하지만 AXI interface는 그렇게 할 수 없으므로 Address decoding logic을 넣어서 BANK_SEL을 생성해 주어야 한다.



여전히 문제로 남는 부분은 AXI의 WSTRB 신호를 처리하는 방법이다. 이것을 위해서 AXI interface에서 WBEB(WSTRB신호를 inverting한 신호)를 출력하고, 이 신호를 받아서 처리할 수 있도록 SRAM_CTRL block을 변경하도록 한다. 이렇게 변경을 하게 되면 다음과 같은 block diagram을 가지게 된다.



(*) AXI ESMC Interface의 설계

AXI_ESMC_Interface는 기존에 설계된 AXI2APBBridge와 AXI Internal SRAM Controller를 참조로 하여 작성했다. AXI에서 수행할 수 있는 모든 종류의 burst transfer를 모두 지원하도록 하였다.

(*) SRAM_CTRL의 변경

SRAM_CTRL에서 ByteEnable signal(EXT_BEb/EXT_WBEb)을 생성하는 부분에 WBEB를 참조하도록 변경하였다.

(*) Test 방법

Test는 4개의 bank에 8bit/16bit/32bit/32bit(no address shift) SRAM을 붙인 다음 진행하였다. SMC_REG는 기존에 테스트가 진행되었으므로 별도로 register read/write test를 하지는 않고, register reset값을 변경하여 부착된 SRAM에 configuration을 맞추었다. AXI signal 생성은 기존에 사용하던 Random read/write AXI TestMaster를 halfword/byte를 지원하도록 변경하여 사용하였다. SRAM timing test는 기존에 하였을 것이므로 특별히 진행하지 않았다.

(*) 수정할 사항

기존의 SRAM controller가 variable latency IO를 지원하지 않는다. READY/nBUSY 신호를 사용하는 variable latency IO를 사용하는 device를 부착하기 위해서는 추후에 변경을 할 필요가 있다.

또한 기존의 AXI Internal SRAM Controller처럼 연속된 두개의 burst transfer 사이에 2~3 cycle의 delay가 필요한 데 이 부분을 수정하여 좀더 효율적으로 동작할 수 있도록 해야 한다.